

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-032080

(43)Date of publication of application : 02.02.1996

(51)Int.CL

H01L 29/786
H01L 21/336
H01L 21/265

(21)Application number : 06-186264

(71)Applicant : SEMICONDUCTOR ENERGY LAB CO LTD

(22)Date of filing : 14.07.1994


(72)Inventor : CHIYOU KOUYUU
KONUMA TOSHIMITSU
ONUMA HIDEO
YAMAGUCHI NAOAKI
SUZAWA HIDEOMI
UOJI HIDEKI
TAKEMURA YASUHIKO

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To provide a method of forming lightly doped drain regions (LDDs) in source and drain regions easily and at a high yield in a thin film transistor having a gate electrode covered with an oxide film.

CONSTITUTION: Impurities are introduced in an insular silicon film in a self alignment manner using a gate electrode as a mask and lightly doped drain regions (LDDs) are formed. An ion doping is performed from an oblique direction to a substrate by performing an obliquely rotational ion implantation first in the insular silicon film 304 and lightly doped regions 308 are formed. At this time, the lightly doped regions are formed also under the lower part of the gate electrode. After that, heavy dopants are introduced from the vertical direction to the substrate and heavily doped regions 309 are formed. By the above processes, the lightly doped regions are left under the lower part of the gate electrode and the lightly doped drain regions 310 are formed.



LEGAL STATUS

[Date of request for examination] 31.03.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(51)Int.Cl.*

H 01 L 29/786
21/336
21/265

識別記号

序内整理番号

F I

技術表示箇所

9056-4M

H 01 L 29/78

3 1 1 . P

21/265

U

審査請求 未請求 請求項の数10 FD (全14頁) 最終頁に統く

(21)出願番号

特願平6-186264

(22)出願日

平成6年(1994)7月14日

(71)出願人 000153878

株式会社半導体エネルギー研究所
神奈川県厚木市長谷398番地

(72)発明者 張 宏勇

神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内

(72)発明者 小沼 利光

神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内

(72)発明者 大沼 英人

神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内


最終頁に統く

(54)【発明の名称】 半導体装置およびその作製方法

(57)【要約】

【目的】 酸化物被膜に覆われたゲート電極を有する薄膜トランジスタにおいて、ソース／ドレイン領域に低濃度ドレイン領域(LDD)を容易にかつ歩留り良く形成する方法を提供する。

【構成】 島状珪素膜にゲート電極をマスクとして自己整合的に不純物を導入して、低濃度ドレイン領域(LDD)を形成する。まず、島状珪素膜304に回転斜めイオン注入によって、基板に対して斜方向からイオンドーピングをおこない低濃度不純物領域308を形成する。この際に、ゲート電極の下部にも低濃度不純物領域が形成されている。その後、基板に対して垂直方向から高濃度の不純物を導入して、高濃度不純物領域309が形成される。以上の工程によって、ゲート電極下部に、低濃度不純物領域が残って、低濃度ドレイン領域310が形成される。



【特許請求の範囲】

【請求項1】 酸化物被膜に覆われたゲート電極を有するTFTにおいて、

ゲート電極をマスクとし、基板に対して斜方向から自己整合的に低ドーズ量の不純物を導入して、低濃度不純物領域を形成する工程と、

基板に対して垂直方向から自己整合的に高ドーズ量の不純物を導入して、高濃度不純物領域を形成する工程とを有し、

前記酸化物被膜の下部に、低濃度ドレイン領域(LDD)を形成することを特徴とする半導体装置の作製方法。

【請求項2】 請求項1において、

形成される低濃度ドレイン領域(LDD)が、ゲート電極下部にまでおよぶ低濃度ドレイン領域(Overlap LDD)を形成することを特徴とする半導体装置の作製方法。

【請求項3】 請求項1において、

低濃度の不純物を導入する際の入射角が、30度以上であることを特徴とする半導体装置の作製方法。

【請求項4】 請求項1において、

基板に対して斜方向から低濃度の不純物を導入する工程において、

基板を傾けて、回転させることによって不純物を導入することを特徴とする半導体装置の作製方法。

【請求項5】 請求項1において、

ゲート電極が金属電極で構成されており、

前記ゲート電極を覆う酸化物が、前記ゲート電極を陽極酸化することによって得られた陽極酸化物であることを特徴とする半導体装置の作製方法。

【請求項6】 請求項1において、

高ドーズ量の不純物は $1 \times 10^{13} \sim 5 \times 10^{14}$ 原子/ cm^2 のドーズ量で導入され、

低ドーズ量の不純物は $1 \times 10^{14} \sim 5 \times 10^{15}$ 原子/ cm^2 のドーズ量で導入されることを特徴とする半導体装置の作製方法。

【請求項7】 活性層と、

該活性層上に形成されたゲート絶縁膜と、

該ゲート絶縁膜上に形成されたゲート電極と、

を有し、

前記ゲート電極の側面には当該ゲート電極を構成する材料を酸化させた酸化物被膜が形成されており前記絶縁層の下部に対応する前記活性層領域には、低濃度不純物領域が形成されていることを特徴とする半導体装置。

【請求項8】 ゲート電極周囲に設けられた遮蔽材料をマスクとして、該遮蔽材料下に対応する活性層に斜め方向から不純物イオンを注入することを特徴とする半導体装置の作製方法。

【請求項9】 活性層と、

該活性層上に形成されたゲート絶縁膜と、

該ゲート絶縁膜上に形成されたゲート電極と、
を有し、

前記ゲート電極の側面には当該ゲート電極を構成する材料を酸化させた酸化物被膜が形成されており前記酸化物被膜の下部に対応する前記活性層領域には、低濃度不純物領域が形成されており、前記活性層領域のソースおよびドレイン領域を構成する領域の表面には、金属層が形成されていることを特徴とする半導体装置。

【請求項10】 酸化物被膜に覆われたゲート電極を有するTFTの作製工程において、

ゲート電極をマスクとし、基板に対して斜方向から不純物を導入する工程と、
ソースおよびドレイン領域に対応する活性層表面に金属層を形成する工程と、
を有し、

前記不純物を導入する工程において、前記酸化物被膜下の活性層中に不純物領域が形成されることを特徴とする半導体装置の作製方法。

20 【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は低濃度ドレイン領域(LDD)を有する半導体装置の作製方法に関する。特に、酸化物被膜に覆われたゲート電極を有する薄膜トランジスタ(TFT)の作製方法に関する。

【0002】

【従来の技術】 従来より、アクティブラトリクス型の液晶表示装置やイメージセンサー等の駆動の目的で、薄膜トランジスタ(TFT)を形成することが知られている。特に最近は、高速動作の必要から、非晶質珪素を活性層に用いた非晶質珪素TFTにかわって、より移動度の高い結晶珪素TFTが開発されている。

【0003】 アクティブラトリクス型の液晶表示装置の各画素領域に薄膜トランジスタを駆動素子として利用するには、薄膜トランジスタのOFF電流の値が小さいことが必要とされる。OFF電流とは、薄膜トランジスタがOFFの状態において、ソース/ドレイン間に流れてしまう電流のことである。このOFF電流の値が大きいと、画素のに保持されている電荷が減少してしまっていい、所定の時間画面表示を保持できなくなってしまう。OFF電流が生じてしまう原因是、活性層を構成する薄膜半導体が多結晶構造や微結晶構造を有していることに起因する。

【0004】 例えばNチャネル型の薄膜トランジスタがOFFの状態において、ゲート電極には負の電圧が加えられる。この場合、チャネル形成領域のゲート絶縁膜と接する領域はP型となる。従って、ソース/ドレインにおいては、PN接合が形成され、電流はほとんど流れないはずとなる。しかし、活性層が多結晶構造や微結晶構造を有する珪素薄膜で構成される場合、結晶粒界を介

してのキャリア（電荷）の移動が生じてしまう。これはOFF電流が生じてしまう原因である。

【0005】このようなOFF電流を小さくするための構成として、LDD（ライトドープドレイン）構造やオフセットゲート構造が知られている。これは、主にチャネル形成領域とドレイン領域との界面およびその近傍における電界強度を小さくし、その領域における結晶粒界を介したキャリアの移動を抑制することを目的とするものである。

【0006】しかし、公知の半導体集積回路技術とは異なって、TFTには解決すべき問題が多く存在し、必要とするLDD構造やオフセットゲート構造を得ることは困難であるという問題がある。特に、TFTをガラス基板等の絶縁基板上に形成せんとする場合、基板が静電的に帯電してしまうので、反応性イオン異方性エッチングが十分機能せず、エッチングが不安定になってしまふという問題がある。例えば、微細なパターンを制御性よく形成することが困難であるという問題がある。

【0007】図7には、今まで用いられているLDDを作製する代表的なプロセスの断面図を示す。まず、基板701上に下地膜702を形成し、活性層を結晶珪素703によって形成する。そして、この活性層上に酸化珪素等の材料によって絶縁被膜704を形成する。（図7（A））

【0008】次に、ゲート電極705が多結晶珪素（燐等の不純物がドーピングされている）やタンタル、チタン、アルミニウム等で形成される。さらに、このゲート電極をマスクとして、イオンドーピング等の手段によって不純物元素（リンやホウ素）を導入し、自己整合的にドーズ量の少ない低濃度ドレイン領域（LDD）706、707が活性層703に形成される。不純物が導入されなかったゲート電極の下の活性層領域はチャネル形成領域となる。そして、レーザーもしくはフラッシュランプ等の熱源によって、ドーピングされた不純物の活性化がおこなわれる。（図7（B））

【0009】次に、プラズマCVD、LPCVD等の手段によって酸化珪素等の絶縁膜708を形成（図7（C））し、これを異方性エッチングすることによって、ゲート電極の側面に隣接して側壁709を形成する。（図7（D））

そして、再び、イオンドーピング等の手段によって不純物元素を導入し、ゲート電極705および側壁709をマスクとして自己整合的に十分な高濃度の不純物領域（ソース／ドレイン領域）710、711が活性層703に形成される。そして、レーザーもしくはフラッシュランプ等の熱源によって、ドーピングされた不純物の活性化がおこなわれる。（図7（E））

最後に、層間絶縁物712を形成し、さらに、層間絶縁物を通して、ソース／ドレイン領域にコンダクトホールを形成し、アルミニウム等の金属材料によって、ソース

／ドレインに接続する配線・電極713、714を形成する。（図7（F））

【0010】

【発明が解決しようとする課題】以上の方法は従来の半導体集積回路におけるLDD作製プロセスをそのまま踏襲したものであって、ガラス基板上のTFT作製プロセスにはそのまま適用することの困難な工程や、あるいは生産性の面で好ましくない工程がある。

【0011】それは側壁の形成の困難さである。絶縁膜708の厚さは0.5～2μmもある。通常、基板上に設けられる下地膜702の厚さは1000～3000Åであるので、このエッチング工程において誤って、下地膜をエッチングしてしまって、基板が露出することがよくあり、歩留りが低下した。TFTの作製に用いられる基板は珪素半導体にとって有害な元素が多く含まれているので、このような不良は極力避けることが必要とされる。また、側壁の幅を均一に仕上げることも難しいことであった。これは反応性イオンエッチング（RIE）等のプラズマドライエッチングの際に、半導体集積回路で用いられる珪素基板とは異なって、基板表面が絶縁性であるためにプラズマの微妙な制御が困難であるからである。

【0012】しかも、LDDは高抵抗のため、その幅を可能な限り狭くする必要があるが、上記のばらつきのために量産化が困難であり、この自己整合的（すなわち、フォトリソグラフィー法を用いることなく位置を決め）プロセスをいかに制御しやすくおこなうかが課題であった。

【0013】そこで、本発明は、上記のような問題を解決し、よりプロセスを簡略化して、LDDを形成する方法に関する。具体的には、下記に示す課題の少なくとも1つを解決することを特徴とする。

（1）制御性よく、LDD構造を有する薄膜トランジスタを作製する。

（2）OFF電流の小さい薄膜トランジスタを生産性に優れた作製方法で提供する。

（3）OFF電流の小さい薄膜トランジスタを提供する。

（4）従来のLDD構造やオフセットゲート構造では得られなかった特性を有する薄膜トランジスタを提供する。

【0014】

【課題を解決するための手段】本明細書で開示する主要な構成の一つは、酸化物被膜に覆われたゲート電極を有するTFTにおいて、ゲート電極をマスクとし、基板に対して斜方向から自己整合的に低ドーズ量の不純物を導入して、低濃度不純物領域を形成する工程と、基板に対して垂直方向から自己整合的に高ドーズ量の不純物を導入して、高濃度不純物領域を形成する工程とを有し、前記酸化物被膜の下部に、低濃度ドレイン領域（LDD）

を形成することを特徴とする。

【0015】上記構成の具体的な例を図3に示す。図3に示す薄膜トランジスタの作製工程においては、以下に示す構成が示されている。即ち、(B)の工程で酸化膜307で覆われたゲート電極306を形成する。そして、このゲート電極306とその周囲の酸化膜307とをマスクとして(C)の工程において不純物イオン(ここでは燐イオン)を低ドーズ量で斜め方向から注入し、低濃度不純物領域308を形成する。ここでいう低ドーズ量としては、 $1 \times 10^{13} \sim 5 \times 10^{14} \text{ cm}^{-2}$ のドーズ量とすることが望ましい。

【0016】そして(D)の工程において、垂直方向から高ドーズ量の不純物を導入して、高濃度領域309を形成する。ここでいう高ドーズ量としては、 $10^{14} \sim 5 \times 10^{15} \text{ cm}^{-2}$ とすることが望ましい。

【0017】上記(D)の工程を施す結果、ゲート電極周囲の酸化膜307の下部における活性層中に低濃度不純物領域を形成することができる。この低濃度不純物領域のドレイン側に存在するものがLDD(ライトドープドレイン領域)となる。

【0018】本明細書で開示する他の発明の構成は、活性層と、該活性層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を有し、前記ゲート電極の側面には当該ゲート電極を構成する材料を酸化させた絶縁層が形成されており前記絶縁層の下部に対応する前記活性層領域には、低濃度不純物領域が形成されていることを特徴とする。

【0019】上記構成の具体的な例として図3に示す構成を挙げることができる。図3において、304で示されるのが薄膜トランジスタを構成する主要な要素である活性層である。そして305がゲート絶縁膜である。そして306がゲート電極であり、307がゲート電極307を陽極酸化工程において酸化させることによって得られる絶縁層である。また310が低濃度不純物領域であり、ドレイン領域側のものがLDD(ライトドレン)領域として機能する。

【0020】他の発明の構成は、該活性層上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、を有し、前記ゲート電極の側面には当該ゲート電極を構成する材料を酸化させた酸化物被膜が形成されており前記酸化物被膜の下部に対応する前記活性層領域には、低濃度不純物領域が形成されており、前記活性層領域のソースおよびドレイン領域を構成する領域の表面には、金属層が形成されていることを特徴とする。

【0021】他の発明の構成は、酸化物被膜に覆われたゲート電極を有するTFTの作製工程において、ゲート電極をマスクとし、基板に対して斜方向から不純物を導入する工程と、いて、ソースおよびドレイン領域に対応する活性層表面に金属層を形成する工程と、を有し、前記不純物を導入する工程において、前記酸化物被膜下の

活性層中に不純物領域が形成されることを特徴とする。

【0022】本明細書で開示する発明において、低濃度不純物領域(低濃度ドレン領域(LDD)となる)を形成するには、斜方向から低ドーズ量の不純物を導入することによって行う。この斜方向から不純物を導入する方法として、回転斜めイオン注入を用いることが出来る。

【0023】この回転斜めイオン注入は、図1に示す装置を用いる。図1に示す装置は、チャンバー101とその内部に配置されたサンプルホルダー(基板ホルダー)102、アノード電極103、アノード電極103に高電圧を供給するための電源104、グリッド電極105を有している。サンプルホルダー102は斜方向からのイオン注入が可能となるように、角度θが自在に変化できる。また、サンプルホルダーには回転機構が備わっており、イオン注入の際に回転できるようになっている。

【0024】また、アノード電極103には最大で100kVの電圧が印加される。この高電圧によって、グリッド電極105の近傍においてRF放電等によってイオン化された不純物イオン106は、サンプルホルダー102上に配置された基板107(サンプル)の方向に加速される。その結果、基板には加速された不純物イオンが打ち込まれることになる。

【0025】この回転斜めイオン注入の概念図を図2に示す。サンプルホルダーに取りつけられた基板上のTFTは図2(A)のようにドーピングされるイオンに対してθの傾きを持っている。この傾きθによって不純物が導入される奥行きが決定される。本発明においては、この傾きθは30度以上が好ましい。この角度θを持っているために、201に示される領域は、ゲート電極の下部までドーピングされる。

【0026】しかし、202の領域においてはゲート電極の影になって、ゲート電極に達しない所までしかドーピングされない。そこで、図2(B)のようにサンプルホルダーを180度回転させ、201の領域もゲート電極の下部までドーピングをおこなう。このようにして、低ドーズ量のイオンドーピングをおこなう。ここで、サンプルホルダーを180度回転してドーピングをおこなってもよいが、サンプルホルダーを回転させながらドーピングをおこなえば、より簡単に同様の効果が得られる。また、本明細書において、回転斜めイオン注入は図2(C)のように示す。

【0027】このように、回転斜めイオン注入をおこなうことによって、容易でしかも画一的に一定の奥行きまでドーピングされた低濃度不純物領域を形成することが出来る。以上のようにして低ドーズ量のイオンドーピングをおこなった後、高ドーズ量のイオンドーピングをおこなう。この際には、TFTに対して垂直方向から不純物の注入をおこなう。このようにして、先の工程において低ドーズ量のイオンドーピングがおこなわれたゲイ

ト電極の下部には、高ドーズ量のイオンドーピングがおこなわれずに、低濃度不純物領域が形成される。

【0028】なお、酸化物被膜に覆われたゲイト電極を有する薄膜トランジスタにおいて、低濃度不純物領域を形成する場合、不純物を注入する入射角を制御することによって、陽極酸化物の下部にのみ低濃度不純物領域を形成することも可能であるし、チャネル形成領域に重なって低濃度不純物領域を形成することも可能である。

【0029】従って、LDDを形成することも可能であるし、また、Overlap LDDを形成することも可能である。ここで、Overlap LDDとは図4に示されるLDDのように、ゲイト電極の下部にまでLDD領域(415で示される)が形成されているものという。即ち、Overlap LDDの場合、従来であればチャネル形成領域となる領域に一部にLDD領域が形成される構成となる。

【0030】

【作用】本発明では、斜方向より低濃度不純物領域を形成することに特徴がある。従来、LDD領域の幅を制御する際、ゲイト電極側面の側壁の制御によっておこなわれていたが、側壁の幅の制御は困難であった。しかし、本発明において、不純物を導入する際の入射角を変化させることによって、極めて能率的にLDD領域の幅を制御することが可能である。このように、LDD領域の幅が制御できるため、酸化物被膜に覆われたゲイト電極を有するTFTにおいて、本発明をおこなうことによって、酸化物の下部にのみLDDを形成することも可能であるし、ゲイト電極の下部からOverlap LDDを形成することも可能となる。

【0031】特に、低濃度不純物領域となる領域を制御性良く形成することができる、必要とする特性(特にOFF電流特性)を有した薄膜トランジスタを得ることができる。

【0032】

【実施例】

【実施例1】本実施例を図3に示す。本実施例は、本発明により低濃度ドレイン領域(LDD)を有するNチャネル型薄膜トランジスタ(TFT)を形成した例である。まず、基板301(コーニング7059、100mm×100mm)上に下地酸化膜302として、酸化珪素膜をプラズマCVD法によって1000～5000Å、例えば、4000Åに成膜した。この酸化珪素膜は、ガラス基板からの不純物の拡散を防ぐものである。

【0033】そして、活性層を形成するための非晶質珪素膜303をプラズマCVD法やLPCVD法により300～1500Åに形成した。ここでは、プラズマCVD法によって500Åに形成した。この後、熱アニールやレーザーアニールを施して結晶化せしめてもよい。このとき、非晶質珪素膜の結晶化を促進させるためにニッケル等の触媒元素を添加しても構わない。(図3

(A))

次に、この非晶質珪素膜をバーニングして、島状珪素膜304を形成した。この島状珪素膜304はTFTの活性層を構成する。そして、ゲイト絶縁膜305として、厚さ200～1500Å、ここでは1000Åの酸化珪素膜をプラズマCVD法によって形成した。

【0034】その後、厚さ1000Å～3μm、例えば、5000Åのアルミニウム(1wt%のSi、もしくは0.1～0.3wt%のScを含む)膜をスパッタリング法によって形成して、これをバーニングしてゲイト電極306を形成した。次に基板をpH≈7、1～3%の酒石酸のエチレンギコール溶液に浸し、白金を陰極、このアルミニウム電極を陽極として、陽極酸化をおこなった。陽極酸化は、最初一定電流で220Vまで電圧を上げ、その状態で1時間保持して終了させた。このようにして、厚さ2500Åの陽極酸化物307を形成した。(図3(B))

【0035】その後、イオンドーピング法によって、島状珪素膜304にゲイト電極部をマスクとして自己整合的に不純物として燐を導入した。ドーピングガスとしてはフォスフィン(PH₃)を用いた。まず、図2に示した回転斜めイオン注入によって低ドーズ量のドーピングをおこなった。この場合のドーズ量は1×10¹³～5×10¹⁴原子/cm²、加速電圧は10～90kV、例えば、ドーズ量を5×10¹³原子/cm²、加速電圧を80kVとした。この結果、低濃度不純物領域308が形成された。(図3(C))

【0036】次に、高ドーズ量のイオンドーピングを垂直方向からおこなった。このとき、先におこなったドーズ量より1～3桁多いことが望ましい。本実施例においては、先のドーズ量の40倍の2×10¹⁶原子/cm²、加速電圧を80kVとした。この結果、高濃度不純物領域309が形成された。以上の工程により、ゲイト電極下部に低濃度不純物領域が残り、低濃度ドレイン領域(LDD)310が形成された。(図3(D))

【0037】さらに、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物領域309、310の活性化をおこなった。この際、レーザー照射は垂直方向から照射するのではなく、LDDを形成する際のドーピングと同様に斜方向からおこなった。レーザーのエネルギー密度は200～400mJ/cm²、好ましくは250～300mJ/cm²が適当であった。この工程は熱アニールによっておこなってもよい。

【0038】次に、層間絶縁膜311として、プラズマCVD法によって酸化珪素膜を厚さ3000Åに成膜した。そして、層間絶縁膜311、ゲイト絶縁膜305のエッチングをおこなって、TFTのソース/ドレインにコンタクトホール形成した。そして、アルミニウム膜をスパッタリング法によって成膜し、バーニングをおこ

なってソース／ドレイン電極312を形成した。（図3（E））

以上のような工程により、Nチャネル型のLDDを有するTFTを作製した。なお、TFT形成後、不純物領域の活性化のために、さらに200～400°Cで水素化処理をおこなってもよい。なおLDDの作成において、低濃度不純物領域308を形成する際に、不純物を注入する入射角を制御することによって、本実施例のように、陽極酸化物307の下部にのみLDDを形成することも可能であるし、また、ゲート電極の下部にまで低濃度不純物領域が形成されたOverlap LDDを形成することも可能である。

【0039】【実施例2】本実施例を図4に示す。本実施例は同一基板上に、本発明を用いてOverlap LDDを有するNチャネル型TFTと、同じくLDDを持たないNチャネル型TFTを形成した例である。まず、基板401（コーニング7059）上に実施例1と同様に下地酸化膜402として、酸化珪素膜をプラズマCVD法によって3000Åに成膜した。そして、活性層を形成するための非晶質珪素膜をプラズマCVD法によって500Åに形成した。この後、これを550～600°Cの還元雰囲気に8～24時間放置して、結晶化せしめた。この際には、ニッケル等の結晶化を助長する触媒元素を微量添加しても構わない。（図4（A））

【0040】次に、この結晶性珪素膜403をバーニングして、島状珪素膜404、405を形成した。この島状珪素膜404、405はTFTの活性層を構成する。そして、ゲート絶縁膜406として、厚さ800Åの酸化珪素膜をプラズマCVD法によって形成した。その後、厚さ6000Åのアルミニウム（1wt%のSi、もしくは0.1～0.3wt%のScを含む）膜をスパッタリング法によって形成して、これをバーニングしてゲート電極407、408を形成した。次に基板をpH=7、1～3%の酒石酸を含むエチレングリコール溶液に浸し、白金を陰極、このアルミニウム電極を陽極として、陽極酸化をおこなった。陽極酸化は、最初一定電流で220Vまで電圧を上げ、その状態で1時間保持して終了させた。このようにして、厚さ2500Åの陽極酸化物409、410を形成した。（図4（B））

【0041】その後、イオンドーピング法によって、島状珪素膜にゲート電極部をマスクとして自己整合的に不純物として燐を導入した。まず、LDDを持たないNチャネル型TFTを構成する領域をフォトレジストのマスク411で覆って、Overlap LDDを有するNチャネル型TFTを構成する領域に燐を導入した。この時、図2に示した回転斜めイオン注入によって低ドーズ量のドーピングをおこなった。このときイオン注入の入射角は、低濃度不純物領域がゲート電極下部にまで、形成されるように大きくした。この場合のドーズ量は1×10¹³～5×10¹⁴原子/cm²、加速電圧は10～

90kV、例えば、ドーズ量を4×10¹³原子/cm²、加速電圧を80kVとした。この結果、低濃度不純物領域412が形成された。（図4（C））

【0042】次に、LDDを持たないNチャネル型TFTを構成する領域を覆っていたフォトレジストのマスク411を取り除いて、高ドーズ量のイオンドーピングを垂直方向からおこなった。このとき、先におこなったドーズ量より1～3桁多いことが望ましい。本実施例においては、先のドーズ量の50倍の2×10¹⁵原子/cm²、加速電圧を80kVとした。この結果、高濃度不純物領域413、414が形成された。以上の工程により、Overlap LDD415を有するN型不純物領域（ソース／ドレイン領域）、および、LDDを持たないN型不純物領域が形成された。（図4（D））

【0043】さらに、本実施例においては、基板の裏面からレーザー照射を施して、ドーピングされた不純物領域413、414、415の活性化をおこなった。この際、KrFエキシマレーザー（波長248nm、パルス幅20nsec）を用いると、基板にレーザー光が吸収されてしまって不純物領域までレーザー光が達しないので、波長の異なるXeClエキシマレーザー（波長308nm、パルス幅30nsec）や、XeFエキシマレーザー（波長353nm、パルス幅40nsec）を使用すればよい。本実施例においては、XeClエキシマレーザーを使用した。ここでは、レーザーのエネルギー密度は200～400mJ/cm²、好ましくは250～350mJ/cm²が適当であった。この工程は熱アーナーによっておこなってもよい。

【0044】次に、層間絶縁膜416として、プラズマCVD法によって酸化珪素膜を厚さ3000Åに成膜した。そして、層間絶縁膜416、ゲート絶縁膜406のエッチングをおこなってTFTのソース／ドレインにコンタクトホール形成した。そして、アルミニウム膜をスパッタリング法によって成膜し、バーニングをおこなってソース／ドレイン電極417を形成した。（図4（E））

以上のような工程により、同一基板上に、Overlap LDDを有するNチャネル型TFTと、同じくLDDを持たないNチャネル型TFTを作製した。なお、TFT形成後、不純物領域の活性化のために、さらに200～400°Cで水素化処理をおこなってもよい。

【0045】【実施例3】本実施例を図5に示す。本実施例は、本発明を用いて低濃度ドレイン領域（LDD）を有するNチャネル型TFTとLDDを持たないPチャネル型TFTから構成された相補型回路を形成した例である。まず、基板501（コーニング7059）上に実施例1と同様に下地酸化膜502として、酸化珪素膜をプラズマCVD法によって3000Åに成膜した。そして、活性層を形成するための非晶質珪素膜をプラズマCVD法によって500Åに形成した。この後、これを50

50～600°Cの還元雰囲気に8～24時間放置して、結晶化せしめた。この際には、ニッケル等の結晶化を助長する触媒元素を微量添加しても構わない。(図5)

(A)

【0046】次に、この結晶性珪素膜503をバーニングして、島状珪素膜504、505を形成した。この島状珪素膜504、505はTFTの活性層を構成する。そして、ゲート絶縁膜506として、厚さ800Åの酸化珪素膜をプラズマCVD法によって形成した。その後、厚さ6000Åのアルミニウム(1wt%のSi、もしくは0.1～0.3wt%のScを含む)膜をスパッタリング法によって形成して、これをバーニングしてゲート電極507、508を形成した。次に基板をpH=7、1～3%の酒石酸のエチレングリコール溶液に浸し、白金を陰極、このアルミニウム電極を陽極として、陽極酸化をおこなった。陽極酸化は、最初一定電流で220Vまで電圧を上げ、その状態で1時間保持して終了させた。このようにして、厚さ2500Åの陽極酸化物509、510を形成した。(図5(B))

【0047】その後、イオンドーピング法によって、島状珪素膜にゲート電極部をマスクとして自己整合的に不純物を導入した。まず、Pチャネル型TFTを構成する領域をフォトレジストのマスク511で覆って、LDDを有するNチャネル型TFTを構成する領域に燐を導入した。まず、図2に示した回転斜めイオン注入によって低ドーズ量のドーピングをおこなった。この場合のドーズ量は $1 \times 10^{13} \sim 5 \times 10^{14}$ 原子/cm²、加速電圧は10～90kV、例えば、ドーズ量を 2×10^{13} 原子/cm²、加速電圧を80kVとした。この結果、低濃度不純物領域512が形成された。(図5(C))

【0048】次に、高ドーズ量のイオンドーピングを垂直方向からおこなった。このとき、先におこなったドーズ量より1～3桁多いことが望ましい。本実施例においては、先のドーズ量の50倍の 1×10^{15} 原子/cm²、加速電圧を80kVとした。この結果、高濃度不純物領域513が形成された。以上の工程により、LDD515を有するN型不純物領域(ソース/ドレイン領域)が形成された。(図5(D))

【0049】その後、Pチャネル型TFTの領域を覆っていたマスク511を取り除き、Nチャネル型TFTを構成する領域をフォトレジストのマスク515で覆つて、Pチャネル型TFTの領域に硼素を導入した。この場合のドーズ量は $1 \times 10^{13} \sim 5 \times 10^{15}$ 原子/cm²、加速電圧は5～80kV、例えば、ドーズ量を 1×10^{15} 原子/cm²、加速電圧を65kVとした。この結果、P型不純物領域516(ソース/ドレイン領域)が形成された。(図5(E))

【0050】さらに、Krfエキシマレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物領域513、514、515の活性化

をおこなった。この際、垂直方向より通常の活性化をおこなった。レーザーのエネルギー密度は200～400mJ/cm²、好ましくは250～300mJ/cm²が適当であった。この工程は熱アニールによっておこなつてもよい。

【0051】次に、層間絶縁膜517として、プラズマCVD法によって酸化珪素膜を厚さ3000Åに成膜した。そして、層間絶縁膜517、ゲート絶縁膜506のエッチングをおこなってTFTのソース/ドレインにコントラクトホール形成した。そして、アルミニウム膜をスパッタリング法によって成膜し、バーニングをおこなってソース/ドレイン電極518を形成した。以上のような工程により、LDDを有するNチャネル型TFTとLDDを持たないPチャネル型TFTから構成された相補型回路を作製した。

【0052】【実施例4】本実施例を図6に示す。本実施例は、モノシリック型アクティブマトリクス回路に関するものである。本実施例では、駆動回路には、本発明を用いて作成した低濃度ドレイン領域(LDD)を有するNチャネル型TFTとPチャネル型TFTから構成された相補型回路を、アクティブマトリクス回路のスイッチング素子にはLDDを持たないPチャネル型TFTを用いた。

【0053】まず、基板601(コーニング7059)上に実施例1と同様に下地酸化膜602として、酸化珪素膜をプラズマCVD法によって2000Åに成膜した。そして、活性層を形成するための非晶質珪素膜をプラズマCVD法によって500Åに形成した。この後、これを550～600°Cの還元雰囲気に8～24時間放置して、結晶化せしめた。次に、この非晶質珪素膜をバーニングして、島状珪素膜を形成した。この島状珪素膜はTFTの活性層を構成する。そして、ゲート絶縁膜603として、厚さ1000Åの酸化珪素膜をプラズマCVD法によって形成した。

【0054】その後、厚さ5000Åのアルミニウム膜をスパッタリング法によって形成して、これをバーニングしてゲート電極604、605、606を形成した。次に基板をpH=7、1～3%の酒石酸のエチレングリコール溶液に浸し、白金を陰極、このアルミニウム電極を陽極として陽極酸化をおこない、厚さ2000Åの陽極酸化物607、608、609を形成した。

【0055】その後、イオンドーピング法によって、島状珪素膜にゲート電極部をマスクとして自己整合的に不純物を導入した。まず、LDDを持たないPチャネル型TFTを構成する領域と駆動回路のNチャネル型TFTを構成する領域をフォトレジストのマスク610で覆つて、駆動回路のPチャネル型TFTを構成する領域に硼素を導入した。まず、図2に示した回転斜めイオン注入によって低ドーズ量のドーピングをおこなった。この場合のドーズ量は $1 \times 10^{13} \sim 5 \times 10^{14}$ 原子/cm²、

加速電圧は5~80kV、例えば、ドーズ量を 3×10^{13} 原子/ cm^2 、加速電圧を60kVとした。この結果、駆動回路のPチャネル型TFTを構成する領域にP型の低濃度不純物領域611が形成された。(図6(A))

【0056】次に、LDDを持たないPチャネル型TFTを構成する領域を覆っていたフォトレジストのマスクを取り除き、島状珪素に高ドーズ量の硼素イオンのドーピングを垂直方向からおこなった。このとき、先におこなったドーズ量より1~3桁多いことが望ましい。本実施例においては、先のドーズ量の100倍の 3×10^{16} 原子/ cm^2 、加速電圧を60kVとした。この結果、高濃度不純物領域612、613が形成された。以上の工程によって、LDD614を有するP型不純物領域(ソース/ドレイン領域)およびLDDを持たないP型不純物領域(ソース/ドレイン領域)が形成された。(図6(B))

【0057】つぎに、駆動回路のNチャネル型TFTを構成する領域を覆っていたフォトレジストのマスク610を取り除き、先に不純物を導入したPチャネル型TFT領域をフォトレジストのマスク615で覆った。その後、駆動回路のNチャネル型TFTを構成する領域に燐を導入した。まず図2に示した回転斜めイオン注入によって低ドーズ量のドーピングをおこなった。この場合のドーズ量は $1 \times 10^{13} \sim 5 \times 10^{14}$ 原子/ cm^2 、加速電圧は10~90kV、例えば、ドーズ量を 3×10^{13} 原子/ cm^2 、加速電圧を70kVとした。この結果、駆動回路のNチャネル型TFTを構成する領域にN型の低濃度不純物領域616が形成された。(図6(C))

【0058】次に、高ドーズ量の燐イオンのドーピングを垂直方向からおこなった。このとき、先におこなったドーズ量より1~3桁多いことが望ましい。本実施例においては、先のドーズ量の100倍の 3×10^{16} 原子/ cm^2 、加速電圧を70kVとした。この結果、高濃度不純物領域617が形成された。以上の工程により、LDD618を有するN型不純物領域(ソース/ドレイン領域)が形成された。(図6(D))

さらに、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を照射して、ドーピングされた不純物領域の活性化をおこなった。レーザーのエネルギー密度は200~400mJ/ cm^2 、好ましくは250~300mJ/ cm^2 が適当であった。

【0059】次に、層間絶縁膜619として、プラズマCVD法によって酸化珪素膜を厚さ3000Åに成膜した。そして、層間絶縁膜619、ゲート絶縁膜603のエッティングをおこなってTFTのソース/ドレインにコンタクトホール形成した。そして、アルミニウム膜をスパッタリング法によって成膜し、バーニングをおこなってソース/ドレイン電極620を形成した。(図6(E))

【0060】その後、パッシベーション膜621として、プラズマCVD法によって窒化珪素膜を厚さ3000Å形成し、これと層間絶縁膜619、ゲート絶縁膜603をエッティングして、コンタクトホールを形成し、アクティブマトリクス回路のTFTに透明導電膜によって画素電極622を形成した。(図6(F))

以上のような工程により、駆動回路には、本発明を用いて作成したLDDを有するNチャネル型TFTとPチャネル型TFTから構成された相補型回路を、アクティブマトリクス回路のスイッチング素子にはLDDを持たないPチャネル型TFTを用いた、モノシリック型アクティブマトリクス回路を作製した。なお、TFT形成後、不純物領域の活性化のために、さらに200~400°Cで水素化処理をおこなってもよい。

【0061】【実施例5】本実施例を図8に示す。本実施例に示す薄膜トランジスタは、ソース/ドレイン領域として、低不純物領域(比較的低濃度に不純物のドーピングを行った領域)上に窒化チタン膜を形成したものを使いたことを特徴とする。

【0062】まず、基板301上に下地酸化膜302として、酸化珪素膜をプラズマCVD法によって1000~5000Å、例えば、4000Åに成膜した。この酸化珪素膜は、ガラス基板からの不純物の拡散を防ぐものである。

【0063】そして、活性層を形成するための非晶質珪素膜をプラズマCVD法やLPCVD法により300~1500Åに形成した。ここでは、プラズマCVD法によって700Åの厚さに形成した。この後、熱アニールやレーザーアニールを施して結晶化せしめてよい。このとき、非晶質珪素膜の結晶化を促進させるためにニッケル等の触媒元素を添加しても構わない。

【0064】次に、この非晶質珪素膜をバーニングして、島状珪素膜304を形成した。この島状珪素膜304はTFTの活性層を構成する。そして、ゲート絶縁膜305として、厚さ200~1500Å、ここでは1000Åの酸化珪素膜をプラズマCVD法によって形成した。

【0065】その後、厚さ1000Å~3μm、例えば、5000Åのアルミニウム(1wt%のSi、もしくは0.1~0.3wt%のScを含む)膜をスパッタリング法によって形成して、これをバーニングしてゲート電極306を形成した。次に基板をpH=7、1~3%の酒石酸を含んだエチレンギリコール溶液に浸し、白金を陰極、このアルミニウム電極を陽極として、陽極酸化をおこなった。陽極酸化は、最初一定電流で220Vまで電圧を上げ、その状態で1時間保持して終了させた。このようにして、厚さ2500Åの陽極酸化物307を形成した。(図8(A))

【0066】その後、イオンドーピング法またはプラズマドーピング法によって、活性層である島状珪素膜30

4にゲート電極部をマスクとして自己整合的に不純物として燐を導入した。ドーピングガスとしてはフォスフィン(PH_3)を用いた。まず、図2に示した回転斜めイオン注入によって低ドーズ量のドーピングをおこなった。この場合のドーズ量は $1 \times 10^{14} \sim 5 \times 10^{14}$ 原子/ cm^2 、加速電圧は $10 \sim 90$ kVとすればよい。ここではドーズ量を 2×10^{14} 原子/ cm^2 、加速電圧を80 kVとした。この結果、低濃度不純物領域308が形成された。またこの工程でチャネル形成領域804が自己整合的に形成される。(図8(B))

【0067】次に、露呈したゲート絶縁膜305を取り除いた。こうして図8(C)に示す状態を得る。さらに金属膜800をスパッタ法によって $50 \sim 500$ Åの厚さに成膜した。ここでは金属膜800としてチタン膜を200 Åの厚さにスパッタ法で形成した。また、チタン膜の代わりに、ニッケル、モリブデン、タンクステン、白金、パラジウム等の金属材料を用いることができる。

【0068】そして、レーザー光(例えばKrFエキシマーレーザー)を照射して、ドーピングされた不純物の活性化と低不純物領域の再結晶化を行ふとともに、金属膜800と活性層との界面およびその近傍に金属珪化物層803(この場合は珪化チタン層)を形成した。レーザー光の照射密度は、KrFエキシマーレーザーを用いた場合で、 $250 \sim 300$ mJ/ cm^2 とすればよい。また、レーザー光の加熱中に試料を $200 \sim 500$ °Cに加熱することは効果的である。またレーザー光の照射の代わりに、強光を照射するのでもよい。(図8(D))

【0069】金属化合物層803を形成した後、過酸化水素とアンモニアと水とを5:2:2で混合したエッティング液で珪化チタン層800のエッティングを行った。そして、層間絶縁膜として酸化珪素膜311を 6000 Åの厚さに成膜した。さらに穴開け公知を経て、TFTのソース/ドレインにコンタクトホール形成した。そして、アルミニウム膜をスパッタリング法によって成膜し、バーニングをおこなってソース/ドレイン電極312を形成した。(図8(E))

【0070】以上のような工程により、Nチャネル型のLDDを有するTFTを作製した。なお、TFT形成後、不純物領域の活性化のために、さらに $200 \sim 400$ °Cで水素化処理をおこなってもよい。図8(E)に示すTFTは、ソース/ドレイン領域が低濃度不純物領域上に金属珪化物層を有した構成を有し、さらにソース/ドレイン領域とチャネル形成領域との間に何れか一方がLDD領域として機能する低濃度不純物領域が形成された構成を有している。

【0071】図8(E)に示す構成におけるソース/ドレイン領域は、低濃度でドーピングが行われた不純物領域ではあるが、その表面に金属珪化物層800が形成されているので、その抵抗は低く、ソース/ドレイン領域としての機能を十分果たす。また金属珪化物層800が

形成されていない低濃度不純物領域308(310で示される領域に合致する)は、チャネル形成領域804に隣接した電界集中を緩和するための領域(ドレイン領域側のこの領域はLDD(ライトドープ領域)となる)として機能する。

【0072】本実施例に示すTFTの作製工程は、不純物イオンの注入が1回であり、またライトドープビングで済むので、作製工程の簡略化と生産性の向上を得ることができる。

10 【0073】【実施例6】本実施例の作製工程を図9に示す。本実施例に示す薄膜トランジスタは、ソース/ドレイン領域の表面にソース/ドレイン領域の低抵抗化と、ソース/ドレイン電極とソース/ドレイン領域とのコンタクト特性の向上とを果たすための金属珪化物層を形成したことを特徴とする。

【0074】まず、基板301上に下地酸化膜302として、酸化珪素膜をプラズマCVD法によって $1000 \sim 5000$ Å、例えば、 4000 Åに成膜した。この酸化珪素膜は、ガラス基板からの不純物の拡散を防ぐものである。

【0075】そして、活性層を形成するための非晶質珪素膜をプラズマCVD法やLPCVD法により $300 \sim 1500$ Åに形成した。ここでは、プラズマCVD法によって 1000 Åの厚さに形成した。この後、熱アニールやレーザーアニールを施して結晶化せしめてよい。このとき、非晶質珪素膜の結晶化を促進させるためにニッケル等の触媒元素を添加しても構わない。

【0076】次に、この非晶質珪素膜をバーニングして、島状珪素膜304を形成した。この島状珪素膜304はTFTの活性層を構成する。そして、ゲート絶縁膜305として、厚さ $200 \sim 1500$ Å、ここでは 1000 Åの酸化珪素膜をプラズマCVD法によって形成した。

【0077】その後、厚さ 1000 Å～ $3\mu\text{m}$ 、例えば、 5000 Åのアルミニウム($1\text{wt}\%$ のSi、もしくは $0.1\sim 0.3\text{wt}\%$ のScを含む)膜をスパッタリング法によって形成して、これをバーニングしてゲート電極306を形成した。次に基板を $\text{pH}=7$ 、 $1\sim 3\%$ の酒石酸を含んだエチレンギリコール溶液に浸し、白金を陰極、このアルミニウム電極を陽極として、陽極酸化をおこなった。陽極酸化は、最初一定電流で 220 Vまで電圧を上げ、その状態で1時間保持して終了させた。このようにして、厚さ 2500 Åの陽極酸化物307を形成した。(図9(A))

【0078】その後、イオンドーピング法またはプラズマドーピング法によって、活性層である島状珪素膜304にゲート電極部をマスクとして自己整合的に不純物として燐を導入した。ドーピングガスとしてはフォスフィン(PH_3)を用いた。まず、図2に示した回転斜めイオン注入によって低ドーズ量のドーピングをおこなつ

た。この場合のドーズ量は $1 \times 10^{14} \sim 5 \times 10^{14}$ 原子/ cm^2 、加速電圧は 10 ~ 90 kV とすればよい。ここではドーズ量を 2×10^{14} 原子/ cm^2 、加速電圧を 80 kV とした。この結果、低濃度不純物領域 308 が形成された。またこの工程でチャネル形成領域 804 が自己整合的に形成された。(図 9 (B))

【0079】次に、 $2 \times 10^{15} \text{ cm}^{-2}$ のドーズ量で燐イオンのドーピングをプラズマドーピング法で行う。このドーピングは、基板に対して垂直な方向から行った。この工程で、ソース/ドレイン領域として機能する一対の高濃度不純物領域 309 が形成される。(図 9 (C))

【0080】次に露呈しているゲイト絶縁膜 305 を取り除いた。こうして図 9 (D) に示す状態を得る。さらに金属膜 800 をスパッタ法によって 50 ~ 500 Å の厚さに成膜した。ここでは金属膜 800 としてチタン膜を 200 Å の厚さにスパッタ法で形成した。なおチタン膜の代わりに、ニッケル、モリブデン、タングステン、白金、パラジウム等の金属材料を用いることができる。

【0081】そして、レーザー光(例えば KrF エキシマーレーザー)を照射して、ドーピングされた不純物の活性化と低不純物領域の再結晶化を行ふとともに、金属膜 800 と活性層との界面およびその近傍に金属珪化物層 803 (この場合は珪化チタン層)を形成した。レーザー光の照射密度は、KrF エキシマーレーザーを用いた場合で、 $250 \sim 300 \text{ mJ/cm}^2$ とすればよい。また、レーザー光の加熱中に試料を 200 ~ 500 °C に加熱することは効果的である。またレーザー光の照射の代わりに、強光を照射するのもよい。(図 9 (E))

【0082】金属化合物層 803 を形成した後、過酸化水素とアンモニアと水とを 5 : 2 : 2 で混合したエッチング液で珪化チタン層 800 のエッチングを行った。そして、層間絶縁膜として酸化珪素膜 311 を 6000 Å の厚さに成膜した。さらに穴開け公知を経て、TFT のソース/ドレインにコンタクトホール形成した。そして、アルミニウム膜をスパッタリング法によって成膜し、パターニングをおこなってソース/ドレイン電極 312 を形成した。(図 8 (F))

【0083】以上のような工程により、N チャネル型の LDD を有する TFT を作製した。なお、TFT 形成後、不純物領域の活性化のために、さらに 200 ~ 400 °C で水素化処理をおこなってよい。図 8 (E) に示す TFT は、310 がソース/ドレイン領域とチャネル形成領域との間ににおいて電界集中を緩和する領域として機能する構成を有している。

【0084】

【発明の効果】従来、低濃度不純物領域を形成後、ゲイト電極の側面に隣接して側壁を形成することによって LDD 領域を形成していたが、この工程は側壁の形成が困難で、手間がかかるために、歩留りが低く生産性の面で問題があった。しかし、本発明によって、側壁の形成が

不要となり、通常の TFT 作製におけるイオンドーピング工程において、斜方向からの低濃度不純物の導入、および垂直方向からの高濃度不純物の導入をおこなうだけで、容易に LDD を有する TFT を形成できるようになり、歩留りの向上に有益である。

【0085】また、酸化物被膜に覆われたゲイト電極を有する TFT において、低濃度不純物を形成する際に不純物を注入する入射角を制御することによって酸化物被膜の下部にのみ LDD を有する構造や、Overlap LDD の構造をとる TFT を作製することが出来る。

【0086】このように、本明細書で開示する発明を利用することで、必要とする特性(特に OFF 電流特性)を有する薄膜トランジスタを生産性良く、高い歩留りで形成することができる。

【図面の簡単な説明】

【図 1】ドーピングをおこなう装置を示す。

【図 2】斜めイオン注入の概念を示す。

【図 3】実施例 1 の薄膜トランジスタの作製工程を示す。

【図 4】実施例 2 の薄膜トランジスタの作製工程を示す。

【図 5】実施例 3 の薄膜トランジスタの作製工程を示す。

【図 6】実施例 4 の薄膜トランジスタの作製工程を示す。

【図 7】従来法による工程を示す。

【図 8】実施例 5 の薄膜トランジスタの作製工程を示す。

【図 9】実施例 6 の薄膜トランジスタの作製工程を示す。

【符号の説明】

101 ···· チャンバー

102 ···· サンプルホルダー

103 ···· アノード電極

104 ···· 電源

105 ···· グリッド電極

106 ···· 不純物イオン

107 ···· 基板

108 ···· 回転機構

301 ···· 基板

302 ···· 下地酸化膜

303 ···· 硅素膜

304 ···· 島状硅素膜

305 ···· ゲイト絶縁膜

306 ···· ゲイト電極

307 ···· 低濃度不純物領域

308 ···· 高濃度不純物領域 (ソース/ドレイン領域)

309 ···· 低濃度ドレイン領域 (LDD)


310 ···· 層間絶縁膜

19


311.....ソース／ドレイン電極

20


【図1】




【図2】




【図3】




【図4】




【図6】




【図5】




【図7】



【図8】



【図9】



フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

F I

H O 1 L 21/265

技術表示箇所

L

(72) 発明者 山口 直明
神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内
(72) 発明者 須沢 英臣
神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内

(72) 発明者 魚地 秀貴
神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内
(72) 発明者 竹村 保彦
神奈川県厚木市長谷398番地 株式会社半
導体エネルギー研究所内